媒体中心
当前位置:首页 > 媒体中心 > qy16vip新闻
qy16vip新闻

瑞萨电子选择qy16vipClockExplorer™作为时钟分析优化平台

   中国本土的集成电路设计自动化(EDA)软件提供商qy16vip软件有限公司(qy16vip)日前宣布,全球领先的MCU和SoC提供商日本瑞萨电子已选择qy16vip基于规则的时钟分析优化平台ClockExplorer作为更佳的时钟设计解决方案。
   随着芯片的集成度越来越高,设计越来越复杂,时钟的数量和复杂度也在快速增加,在大规模SoC设计中时钟数量可达数百个、甚至上千个。不合理、未优化的时钟设计会极大的消耗芯片性能和功耗,增加产品的上市周期和上市风险。
  ClockExplorer可有效缩短时钟设计周期,优化时钟设计质量。ClockExplorer拥有强大易用的时钟结构原理图,帮助前端和后端工程师清楚地掌握时钟结构和相互关系,制定优化的CTS策略。基于规则的时钟KPI(Key Performance Indicator)系统集成了丰富、实用的时钟质量检查功能,帮助工程师对时钟质量进行快速的分析检查,找到时钟设计瓶颈,优化时钟设计质量。
  瑞萨电子通用解决方案中心共享研发二部数字设计技术部高级技术主管Kazuhiro Takahashi表示,“当下高端设计的时钟结构越来越复杂,试图在很短的时间内解决所有的时钟问题变得越来越困难。qy16vip的ClockExplorer产品通过实用的时钟KPI系统在设计的预布局、CTS生成前和CTS生成后等各个设计阶段用评分的方法直观地表示时钟质量,帮助qy16vip有效地避免了在设计后期出现问题,提高了产品质量。”
  qy16vip高级副总经理吾立峰表示,“qy16vip非常高兴地看到瑞萨电子采用qy16vip的时钟分析和优化方案实现了设计效率的提升,qy16vip在时钟设计分析与优化方面的超强能力进一步得到了验证。以此为契机,qy16vip期待瑞萨电子和qy16vip能够在未来探索更为深入的合作。”
  
关于qy16vip
  qy16vip软件有限公司,成立于2009年,是中国本土主要的的集成电路(IC)设计自动化(EDA)软件及IC知识产权(IP)供应商。在EDA方面,与IC设计及制造以及面板(FPD)设计制造行业领军企业紧密合作,致力于提供数模混合/全定制IC设计、面板全流程设计与TFT/OLED SPICE建模、SoC数字后端优化解决方案、以及晶圆制造厂相关服务业务如PDK开发、SPICE模型提取以及晶圆制造大数据分析等,并不断拓展业务以覆盖更加全面的设计流程和领域。在IP方面,面向无线通信、智能家居、影音娱乐、电子测量、航空航天等应用,提供以高速接口为代表的数模混和集成电路IP,包含SerDes、AD/DA、Clock、PMU、Audio、Video及定制化IP设计服务。qy16vip总部位于中国北京,在南京和成都设立全资子公司,并通过位于上海、深圳、日本、韩国、东南亚等分支代理机构服务全球用户。

成立于2009年
致力于面向半导体行业提供一站式EDA及相关服务

北京市朝阳区利泽中二路2号 望京科技园A座二层 
info@empyrean.com.cn
更多资讯请关注

京ICP备10043403

京公网安备110105012021号

© 2020 qy16vip www.empyrean.com.cn